热销产品
查看更多 >>
首页产品大全TI/德州
SN74LS166AN 串行输出移位寄存器
SN74LS166AN 串行输出移位寄存器
74LS166的说明
166和LS166A 8位移位寄存器与大多数其他TTL逻辑系列兼容。所有' 166和' LS166A输入均经过缓冲，以将驱动要求分别降低到一个54/74系列或54LS/74LS系列标准负载。输入箝位二极管将开关瞬变降至最低，并简化系统设计。

这些并行输入或串行输入、串行输出移位寄存器在单芯片上具有77个等效门的复杂性。它们具有门控时钟输入和覆盖清除输入。并行输入或串行输入模式由移位/加载输入建立。高电平时，此输入使能串行数据输入，并耦合8个触发器，以便在每个时钟脉冲进行串行移
价格: ￥2.500 - ￥3.500
库存: 500
积分: 0
数量：
数量 单价 折扣
1-99 ￥3.50 ￥0
100-999 ￥3.00 ￥0.5
>=1000 ￥2.50 ￥1
        
详细介绍
商品属性
售后服务
评价信息(0)
商品咨询
SN74LS166AN的特性
●同步负载
●直接覆盖清除
●并行到串行转换
 
SN74LS166AN的说明
166和LS166A 8位移位寄存器与大多数其他TTL逻辑系列兼容。所有' 166和' LS166A输入均经过缓冲，以将驱动要求分别降低到一个54/74系列或54LS/74LS系列标准负载。输入箝位二极管将开关瞬变降至最低，并简化系统设计。
 
这些并行输入或串行输入、串行输出移位寄存器在单芯片上具有77个等效门的复杂性。它们具有门控时钟输入和覆盖清除输入。并行输入或串行输入模式由移位/加载输入建立。高电平时，此输入使能串行数据输入，并耦合8个触发器，以便在每个时钟脉冲进行串行移位。低电平时，并行(宽边)数据输入使能，同步加载发生在下一个时钟脉冲。在并行加载期间，串行数据流被禁止。通过一个双输入正NOR门，在时钟脉冲的低电平到高电平边沿完成计时，该门允许一个输入用作时钟使能或时钟抑制功能。保持任一时钟输入为高电平会禁止计时；保持任一低电平使能另一个时钟输入。这当然允许系统时钟自由运行，并且寄存器可以根据另一个时钟输入的命令停止。仅当时钟输入为高电平时，时钟禁止输入才应变为高电平。缓冲的直接清零输入覆盖所有其它输入，包括时钟，并将所有触发器置零。
电话:+86-755-83681378 83291586 83687442
传真:+86-755-83687442
移动电话:13424188068 
联系QQ：800007218
联系人:黄小姐、陈先生、陈小姐
用微信扫一扫二维码，即可自动储存联系方式！
为您推荐